Помогите разобраться с PLL
Как он работает?
Где о нем можно почитать?
|
Насколько я пониманию PLL применимо к PC является генератором опорной частоты для шин FSB,RAM,PCI,PCI-E методом умножения и преобразования частоты задающего генератора. Но FSB,RAM,PCI,PCI-E работают на разных частотах.
Что является задающим генератором для PLL?
Как на выходе PLL получаются разные частоты при одном задающем генераторе?
Каким образом в BIOSе есть возможность менять скорость FSB?
Почему менять можно только FSB?
|
Цитата:
Цитата sdima85
Что является задающим генератором для PLL? »
|
кварцевый генератор
Цитата:
Цитата sdima85
Как на выходе PLL получаются разные частоты при одном задающем генераторе? »
|
методом умножения/деления на разные коэффициенты
Цитата:
Цитата sdima85
Каким образом в BIOSе есть возможность менять скорость FSB? »
|
программируется петля цифровой обратной связи ЦФАПЧ, т.е. коэффициент деления
Цитата:
Цитата sdima85
Почему менять можно только FSB? »
|
потому что остальные частоты будут меняться синхронно (хотя, например, PCI-E можно покрутить туда-сюда независимо от частоты FSB)
Any questions? :) |
PLL управляется по шине I2C.
Куда физически подключена шина управления PLL?
|
Цитата:
Цитата sdima85
Куда физически подключена шина управления PLL? »
|
а что это вас вас интересует PLL? Будете собирать свою плату? |
Не просто из любопытства интересно
|
Со труктуры компьютера с чипсетом VIA Apollo Pro133A
подробней
видно что SMBUS/I2C подключен к южному мосту.
Цитата, непомню от куда:
Цитата:
Шина системного управления (SMBus) является недорогим и экономичным средством связи между различными компонентами системы, включая батареи, блоки питания и системные датчики. Спецификация SMBus 2.0 обеспечивает гибкую адресацию и поддержку стандарта Plug and Play, позволяющую переносить компоненты SMBus на PCI- платы расширения. Новый механизм адресации шины SMBus 2.0 позволяет устройствам сообщать о системных сбоях, даже если операционная система не загружена. Шина системного управления SMBus продолжает функционировать даже при тех состояниях энергопотребления, при которых PCI-устройства отключены, поддерживая связь в режиме ожидания без активизации потребляющей большую мощность PCI-шины. Кроме этого, шина SMBus 2.0 определяет альтернативную устойчивую спецификацию для архитектуры, при функционировании которых сигналы проходят через PCI-коннекторы. Спецификация SMBus 2.0 опубликована по адресу http://www.smbus.org/specs/
|
Исходя из всего выше написаного понятно, что посредством шины SMBUS/I2C к южному мосту могут быть подключены:
датчики температуры,
контроллеры вентиляторов,
PCI,
PCI-E,
ОЗУ через SPD,
БП.
Может еще чтото, я болше не нашел.
Продолжаить список не желаете? |
Цитата:
Цитата cmos
Продолжаить список не желаете? »
|
да тот же контроллер PLL, например. И БИОС - куда ж без него? Ну и "мультик" - МС, которая занимается портами типа принтерного, последовательного, клавиатуры и т.п. Он же обычно бывает связан с арбитром шины. |
Low Pin Count позволяет управлять вентиляторами, содержит контроллеры НГМД, клавиатуры, устройства чтения смарт-карт, интерфейса MIDI и др.
Шины SMBus и LPC одно и тоже?
Если нет то в чем разница?
|
Вложений: 2
Цитата:
I2C
Интерфейс I2C разработан компанией Philips. На персональных платформах используется его подмножество SM-Bus для считывания данных SPD, а также для доступа к генератору тактовых частот. В редких случаях SM-Bus используется для подключения некоторых дополнительных устройств: POST-индикатор от Abit, микросхемы-экспандеры GPIO(встречаются у ABIT и MSI), доступ к чипам мониторинга и CoreCell, к серверным корзинам, бек-плейнам и пр.). На некоторых платформах SM-Bus выведен на разъем для подключения специализированных контроллеров системного мониторинга.
Определение P'n'P-мониторов тоже идёт по ЛОКАЛЬНОЙ I2C шине видеоадаптера (их там может быть больше одной), к которой подключены чипы VIVO (Video In / Video Out), ВЧ-блок по типу All-in-Wonder.
LPC
Low Pin Count (LPC) (англ. "малое количество выводов") - интерфейс, предназначенный для подключения таких устройств, как Super I/O Chip и Flash ROM.
Материал из ROM.by.
|
а также wiki/I2C
Цитата:
Для чтения SPD необходимо выполнить следующие действия.
1) Программирование конфигурационных регистров LPC Bridge. Локализуем в конфигурационном пространстве блок регистров с координатами Bus=0, Device=1Fh, Function=0. Это устройство LPC Bridge, входящее в состав "южного моста" Intel ICH4. Его идентификаторы: Vendor ID = 8086h, Device ID = 24C0h. В этом блоке, по адресу 00F2h расположен 8-битный регистр Function Disable Register. Бит 3 указанного регистра управляет разрешением доступа к конфигурационным регистрам контроллера SMBus: 0=доступ разрешен, 1=доступ запрещен. Устанавливаем указанный бит в "0", то есть, разрешаем доступ. Это необходимо, так как в некоторых платах, BIOS перед загрузкой ОС оставляет этот бит в состоянии "1" , при этом доступ к контроллеру SMBus по умолчанию запрещен. Подробности в
Intel 82801DB I/O Controller Hub 4 (ICH4) Datasheet. Document Number 290744-001
Источник
|
Надеюсь теперь все на своих местах.
К примеру все тот же Intel 82801DB I/O Controller Hub 4 (ICH4) - вырезка из Datasheet_а |
Время: 15:22.
© OSzone.net 2001-
